Sram память что это
Содержание
История
История создания статической памяти уходит своими корнями глубоко в прошлое. Память первых релейных компьютеров по своей природе была статической и долгое время не претерпевала практически никаких изменений (во всяком случае - концептуальных), - менялась лишь элементная база: на смену реле пришли электронные лампы, впоследствии вытесненные сначала транзисторами, а затем TTL- и CMOS-микросхемами… но идея, лежащая в основе статической памяти, была и остается прежней. Динамическая память, изобретенная, кстати, значительно позднее, в силу фундаментальных физических ограничений, так и не смогла сравняться со статической памятью в скорости [2] .
Принципы функционирования SRAM
Устройство матрицы статической памяти
Подобно ячейкам динамической памяти триггеры объединяются в единую матрицу, состоящую из строк (row) и столбцов (column), последние из которых так же называются битами (bit).
В отличии от ячейки динамической памяти, для управления которой достаточно всего одного ключевого транзистора, ячейка статической памяти управляется как минимум двумя. Это не покажется удивительным, если вспомнить, что триггер, в отличии от конденсатора, имеет раздельные входы для записи логического нуля и единицы соответственно. Таким образом, на ячейку статической памяти расходуется целых шесть транзисторов - четыре идут, собственно, на сам триггер и еще два - на управляющие "защелки".
Причем, шесть транзисторов на ячейку - это еще не предел! Существуют и более сложные конструкции! Основной недостаток шести транзисторной ячейки заключается в том, что в каждый момент времени может обрабатываться всего лишь одна строка матрицы памяти. Параллельное чтение ячеек, расположенных в различных строках одного и того же банка невозможно, равно как невозможно и чтение одной ячейки одновременно с записью другой.
Этого ограничения лишена многопортовая память. Каждая ячейка многопортовой памяти содержит один-единственный триггер, но имеет несколько комплектов управляющих транзисторов, каждый из которых подключен к "своим" линиям ROW и BIT, благодаря чему различные ячейки матрицы могут обрабатываться независимо. Такой подход намного более прогрессивен, чем деление памяти на банки. Ведь, в последнем случае параллелизм достигается лишь при обращении к ячейкам различных банков, что не всегда выполнимо, а много портовая память допускает одновременную обработку любых ячеек, избавляя программиста от необходимости вникать в особенности ее архитектуры. (Замечание: печально, но кэш-память x86-процессор не истинно многопортовая, а состоит из восьми одно-портовых матриц, подключенных к двух портовой интерфейсной обвязке)
Наиболее часто встречается двух - портовая память. Нетрудно подсчитать, что для создания одной ячейки двух - портовой памяти расходуется аж шесть транзисторов. Пусть емкость кэш-памяти составляет 32 Кб, тогда только на одно ядро уйдет свыше двух миллионов транзисторов.
Устройство интерфейсной обвязки
Пожалуй, единственное различие в интерфейсах статической и динамической памяти заключается в том, что микросхемы статической памяти имея значительно меньшую емкость (а, следовательно - и меньшее количество адресных линий) и геометрически располагаясь гораздо ближе к процессору, могут позволить себе роскошь не прибегать к мультиплексированию. И потому, для достижения наивысшей производительности, номера строк и столбцов чаще всего передаются одновременно.
Если статическая память выполнена в виде самостоятельной микросхемы, а не располагается непосредственно на кристалле процессора, линии ее входа зачастую объединяют с линиями выхода, и требуемый режим работы приходится определять по состоянию специального вывода WE (Write Enable). Высокое состояние вывода WE готовит микросхему к чтению данных, а низкое - к записи. Статическая память, размещенную на одном кристалле вместе с процессором, обычно не мультиплексирует, и в этом случае содержимое одной ячейки можно читать параллельно с записью другой (линии входа и выхода ведь раздельные).
Номера столбцов и строк поступают на декодеры столбца и строки соответственно. После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу. Оттуда он попадает непосредственно на выборщик строки, который открывает "защелки" требуемой страницы. В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к битовым линейкам матрицы, либо считывает состояние триггеров соответствующей raw-линейки, либо "перещелкает" их согласно записываемой информации.
Временные диаграммы чтения/записи
Цикл чтения начинается со сброса сигнала CS (Chip Select - Выбор Чипа) в низкое состояние, давая понять тем самым микросхеме, что чип "выбран" и сейчас с ним будут работать. К тому моменту, когда сигнал стабилизируется, на адресных линиях должен находиться готовый к употреблению адрес ячейки (т.е. номер строки и номер столбца), а сигнал WE должен быть переведен в высокое состояние (соответствующее операции чтения ячейки). Уровень сигнала OE (Output Enable - разрешение вывода) не играет никакой роли, т.к. на выходе пока ничего не содержится, точнее выходные линии находятся в, так называемом, высоко импедансом состоянии.
Спустя некоторое время (tAddress Access), определяемое быстродействием управляющей логики и быстротечностью переходных процессорах в инверторах, на линиях выхода появляются долгожданные данные, которые вплоть до окончания рабочего цикла (tCycle) могут быть непосредственно считаны. Обычно время доступа к ячейке статической памяти не превышает 1 - 2 нс., а зачастую бывает и меньше того.
Цикл записи
Цикл записи происходит в обратном порядке. Сначала мы выставляем на шину адрес записываемой ячейки и одновременно с этим сбрасываем сигнал WE в низкое состояние. Затем, дождавшись, когда наш адрес декодируется, усилиться и поступит на соответствующие битовые линии, сбрасываем CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.
Сравнение DRAM и SRAM в компьютерной среде
По сравнению с DRAM быстродействие SRAM намного выше, но плотность ее гораздо ниже, а цена довольно высока. Более низкая плотность означает, что микросхемы SRAM имеют большие габариты, хотя их информационная емкость намного меньше. Большое число транзисторов и кластеризованное их размещение не только увеличивает габариты микросхем SRAM, но и значительно повышает стоимость технологического процесса по сравнению с аналогичными параметрами для микросхем DRAM. Например, емкость модуля DRAM может равняться 64 Мбайт или больше, в то время как емкость модуля SRAM приблизительно того же размера составляет только 2 Мбайт, причем их стоимость будет одинаковой. Таким образом, габариты SRAM в среднем в 30 раз превышают размеры DRAM, то же самое можно сказать и о стоимости. Все это не позволяет использовать память типа SRAM в качестве оперативной памяти в персональных компьютерах.
Несмотря на это разработчики все-таки применяют память типа SRAM для повышения эффективности ПК. Но во избежание значительного повышения стоимости устанавливается только небольшой объем высокоскоростной памяти SRAM, которая используется в качестве кэш-памяти. Кэш-память работает на тактовых частотах, близких или даже равных тактовым частотам процессора, причем обычно именно эта память непосредственно используется процессором при чтении и записи. Во время операций чтения данные в высокоскоростную кэш-память предварительно записываются из оперативной памяти с низким быстродействием, т.е. из DRAM. Еще недавно время доступа DRAM было не менее 60 нс (что соответствует тактовой частоте 16 МГц). Для преобразования времени доступа из наносекунд в мегагерцы используется следующая формула:
Обратное вычисление осуществляется с помощью такой формулы:
Сегодня память может работать на частоте 1 ГГц и выше, однако до конца 1990-х годов память DRAM была ограничена быстродействием 16 нс (16 МГц). Когда процессор ПК работал на тактовой частоте 16 МГц и ниже, DRAM могла быть синхронизирована с системной платой и процессором, поэтому кэш был не нужен. Как только тактовая частота процессора поднялась выше 16 МГц, синхронизировать DRAM с процессором стало невозможно, и именно тогда разработчики начали использовать SRAM в персональных компьютерах. Это произошло в 1986 и 1987 годах, когда появились компьютеры с процессором 386, работающим на частотах 16 и 20 МГц. Именно в этих ПК впервые нашла применение так называемая кэшпамять, т.е. высокоскоростной буфер, построенный на микросхемах SRAM, который непосредственно обменивается данными с процессором. Поскольку быстродействие кэша может быть сравнимо с процессорным, контроллер кэша может предугадывать потребности процессора в данных и предварительно загружать необходимые данные в высокоскоростную кэшпамять. Тогда при выдаче процессором адреса памяти данные могут быть переданы из высокоскоростного кэша, а не из оперативной памяти, быстродействие которой намного ниже.
Типы статической памяти
Существует как минимум три типа статической памяти: асинхронная (только что рассмотренная выше), синхронная и конвейерная. Все они практически ничем не отличаются от соответствующих им типов динамической памяти, поэтому, во избежание никому не нужного повторения ниже приведено лишь краткое их описание.
Асинхронная статическая память
Асинхронная статическая память работает независимо от контроллера и потому, контроллер не может быть уверен, что окончание цикла обмена совпадет с началом очередного тактового импульса. В результате, цикл обмена удлиняется по крайней мере на один такт, снижая тем самым эффективную производительность. "Благодаря" последнему обстоятельству, в настоящее время асинхронная память практически нигде не применяется (последними компьютерами, на которых она еще использовались в качестве кэша второго уровня, стали "трешки" - машины, построенные на базе процессора Intel 80386) [3] .
Синхронная статическая память
Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один-единственный такт. Именно на синхронной статической памяти реализуется кэш первого уровня современных процессоров.
Конвейерная статическая память
Конвейерная статическая память представляет собой синхронную статическую память, оснащенную специальными "защелками", удерживающими линии данных, что позволяет читать (записывать) содержимое одной ячейки параллельно с передачей адреса другой. Так же, конвейерная память может обрабатывать несколько смежных ячеек за один рабочий цикл. Достаточно передать лишь адрес первой ячейки пакета, а адреса остальных микросхема вычислит самостоятельно За счет большей аппаратной сложности конвейерной памяти, время доступа к первой ячейке пакета увеличивается на один такт, однако, это практически не снижает производительности, т.к. все последующие ячейки пакета обрабатываются без задержек.
Конвейерная статическая память используется в частности в кэше второго уровня микропроцессоров Pentium-II и ее формула выглядит так: 2 - 1 - 1 - 1
Статическая память с произвольным доступом ( статическая RAM или SRAM ) - это тип памяти с произвольным доступом (RAM), в которой для хранения каждого бита используется схема фиксации (триггер) . SRAM - энергозависимая память ; данные теряются при отключении питания.
Термин статический отличает SRAM от DRAM ( динамической памяти с произвольным доступом), которая должна периодически обновляться . SRAM быстрее и дороже, чем DRAM; он обычно используется для кэш - памяти и внутренних регистров одного процессора в то время как DRAM , используется для компьютера основной памяти .
СОДЕРЖАНИЕ
История
Полупроводниковый биполярный SRAM был изобретен в 1963 году Робертом Норманом в Fairchild Semiconductor. MOS SRAM был изобретен в 1964 году Джоном Шмидтом в Fairchild Semiconductor. Это была 64-битная MOS p-канальная SRAM.
В 1965 году Арнольд Фарбер и Юджин Шлиг, работающие в IBM, создали ячейку памяти с жестким подключением , используя затвор транзистора и защелку туннельного диода . Они заменили защелку двумя транзисторами и двумя резисторами , конфигурация, которая стала известна как ячейка Фарбера-Шлига. В 1965 году Бенджамин Агуста и его команда в IBM создали 16-битный кремниевый чип памяти на основе ячейки Фарбера-Шлига с 80 транзисторами, 64 резисторами и 4 диодами.
Приложения и использование
Характеристики
Хотя его можно охарактеризовать как энергозависимую память, SRAM демонстрирует постоянство данных .
SRAM предлагает простую модель доступа к данным и не требует схемы обновления. Производительность и надежность хорошие, а энергопотребление в режиме ожидания низкое.
Поскольку для реализации SRAM требуется больше транзисторов, она менее плотная и более дорогая, чем DRAM, а также имеет более высокое энергопотребление при доступе для чтения или записи. Мощность потребления SRAM колеблется в широких пределах в зависимости от того, как часто к ней обращаются.
Встроенное использование
Многие категории промышленных и научных подсистем, автомобильной электроники и аналогичных встроенных систем содержат статическую RAM, которую в данном контексте можно назвать ESRAM . Некоторое количество (килобайты или меньше) также встроено практически во все современные устройства, игрушки и т. Д., Которые реализуют электронный пользовательский интерфейс.
SRAM в его двухпортовой форме иногда используется для схем цифровой обработки сигналов в реальном времени .
В компьютерах
SRAM также используется в персональных компьютерах, рабочих станциях, маршрутизаторах и периферийном оборудовании: файлы регистров ЦП , внутренние кэши ЦП и внешние кеши SRAM в пакетном режиме , буферы жестких дисков, буферы маршрутизатора и т. Д. ЖК-экраны и принтеры также обычно используют статическое ОЗУ для хранения изображение отображается (или должно быть распечатано). Статическая RAM использовалась для основной памяти большинства ранних персональных компьютеров, таких как ZX80 , TRS-80 Model 100 и Commodore VIC-20 .
Любители
Любители, особенно энтузиасты домашних процессоров, часто предпочитают SRAM из-за простоты взаимодействия. С ней намного проще работать, чем с DRAM, поскольку нет циклов обновления, а шины адреса и данных часто доступны напрямую. Помимо шин и соединений питания, для SRAM обычно требуется только три элемента управления: Chip Enable (CE), Write Enable (WE) и Output Enable (OE). В синхронной SRAM также включены часы (CLK).
Типы SRAM
Энергонезависимая SRAM
Энергонезависимая SRAM (nvSRAM) имеет стандартные функции SRAM, но они сохраняют данные при потере питания, обеспечивая сохранение важной информации. Модули nvSRAM используются в широком спектре ситуаций - сетевых, аэрокосмических и медицинских, среди многих других - где сохранение данных имеет решающее значение, а батареи нецелесообразны.
Псевдо SRAM
По типу транзистора
- Биполярный переходной транзистор (используется в TTL и ECL ) - очень быстрый, но с высоким энергопотреблением
- MOSFET (используется в CMOS ) - маломощный и очень распространенный сегодня
По типу триггеров
По функциям
В 1990-х годах для быстрого доступа использовалась асинхронная SRAM. Асинхронная SRAM использовалась в качестве основной памяти для небольших встроенных процессоров без кеша, используемых во всем, от промышленной электроники и измерительных систем до жестких дисков и сетевого оборудования, а также во многих других приложениях. В настоящее время синхронная SRAM (например, DDR SRAM) используется скорее аналогично синхронной DRAM - используется память DDR SDRAM, а не асинхронная DRAM. Интерфейс синхронной памяти намного быстрее, так как время доступа может быть значительно сокращено за счет использования конвейерной архитектуры. Кроме того, поскольку DRAM намного дешевле, чем SRAM, SRAM часто заменяется DRAM, особенно в случае, когда требуется большой объем данных. Однако память SRAM намного быстрее для произвольного (не блочного / пакетного) доступа. Поэтому память SRAM в основном используется для кеш-памяти ЦП , небольшой встроенной памяти, FIFO или других небольших буферов.
По характеристикам
- Zero bus turnaround (ZBT) - оборот - это количество тактов, необходимое для изменения доступа к SRAM с записи на чтение и наоборот. Оборот для ZBT SRAM или задержка между циклом чтения и записи равна нулю.
- syncBurst (syncBurst SRAM или синхронно-пакетная SRAM) - обеспечивает доступ к синхронной пакетной записи в SRAM для увеличения количества операций записи в SRAM.
- DDR SRAM - синхронный, один порт чтения / записи, удвоенная скорость ввода / вывода
- SRAM с четырехкратной скоростью передачи данных - синхронный, отдельные порты чтения и записи, четырехкратная скорость ввода-вывода
Встроен в чип
SRAM может быть интегрирована в качестве ОЗУ или кэш-памяти в микроконтроллеры (обычно от 32 до 128 килобайт ), в качестве основных кешей в мощных микропроцессорах, таких как семейство x86 , и многих других (от 8 КБ до многих мегабайт), для хранения регистров и частей конечных автоматов, используемых в некоторых микропроцессорах (см. файл регистров ), на специализированных ИС или ASIC (обычно в килобайтах), а также в программируемой логической матрице и сложной программируемой логике. Устройство
Дизайн
Типичная ячейка SRAM состоит из шести полевых МОП-транзисторов . Каждый бит в SRAM хранится на четырех транзисторах (M1, M2, M3, M4), которые образуют два инвертора с перекрестной связью. Эта ячейка памяти имеет два стабильных состояния, которые используются для обозначения 0 и 1 . Два дополнительных транзистора доступа служат для управления доступом к ячейке памяти во время операций чтения и записи. В дополнение к такой шеститранзисторной (6T) SRAM, другие виды микросхем SRAM используют 4, 8, 10 (4T, 8T, 10T SRAM) или более транзисторов на бит. Четырехтранзисторная SRAM довольно распространена в автономных устройствах SRAM (в отличие от SRAM, используемой для кэшей ЦП), реализована в специальных процессах с дополнительным слоем поликремния , что позволяет использовать подтягивающие резисторы с очень высоким сопротивлением. Принципиальным недостатком использования 4T SRAM является повышенная статическая мощность из-за постоянного тока, протекающего через один из понижающих транзисторов.
Иногда это используется для реализации более одного порта (для чтения и / или записи), что может быть полезно в определенных типах видеопамяти и регистровых файлов, реализованных с помощью многопортовой схемы SRAM.
Как правило, чем меньше транзисторов требуется на ячейку, тем меньше может быть каждая ячейка. Поскольку стоимость обработки кремниевой пластины относительно фиксирована, использование ячеек меньшего размера и, таким образом, размещение большего количества битов на одной пластине снижает стоимость одного бита памяти.
Возможны ячейки памяти, которые используют менее четырех транзисторов, но такие ячейки 3T или 1T являются DRAM, а не SRAM (даже так называемой 1T-SRAM ).
Доступ к ячейке обеспечивается словарной линией (WL на рисунке), которая управляет двумя транзисторами доступа M 5 и M 6, которые, в свою очередь, определяют, должна ли ячейка быть подключена к битовым линиям: BL и BL. Они используются для передачи данных как для операций чтения, так и для записи. Хотя не обязательно иметь две битовые линии, как сигнал, так и его инверсия обычно предоставляются для улучшения запаса по шуму .
Во время доступа для чтения битовые линии активно управляются высокими и низкими уровнями инверторов в ячейке SRAM. Это улучшает полосу пропускания SRAM по сравнению с DRAM - в DRAM битовая линия подключена к накопительным конденсаторам, а разделение заряда заставляет битовую линию качаться вверх или вниз. Симметричная структура SRAM также позволяет использовать дифференциальную сигнализацию , что упрощает обнаружение небольших перепадов напряжения. Еще одно отличие DRAM, которое способствует ускорению SRAM, заключается в том, что коммерческие микросхемы принимают все биты адреса одновременно. Для сравнения, обычные DRAM имеют адрес, мультиплексированный на две половины, то есть старшие биты, за которыми следуют младшие биты, по тем же выводам корпуса, чтобы уменьшить их размер и стоимость.
Размеры ячейки SRAM на ИС определяются минимальным размером элемента процесса, используемого для создания ИС.
Операция SRAM
Ячейка SRAM имеет три различных состояния: резервное (схема неактивна), чтение (данные запрошены) или запись (обновление содержимого). SRAM, работающая в режиме чтения и записи, должна иметь «читаемость» и «стабильность записи» соответственно. Три разных состояния работают следующим образом:
Ожидать
Если словарная линия не установлена, транзисторы доступа M 5 и M 6 отключают ячейку от разрядных линий. Два инвертора с перекрестной связью, образованные M 1 - M 4, будут продолжать усиливать друг друга, пока они подключены к источнику питания.
Чтение
Теоретически для чтения требуется только подтверждение словарной шины WL и считывание состояния ячейки SRAM с помощью одного транзистора доступа и разрядной шины, например M 6 , BL. Однако разрядные линии относительно длинные и имеют большую паразитную емкость . Для ускорения чтения на практике используется более сложный процесс: цикл чтения начинается с предварительной зарядки обеих битовых линий BL и BL до высокого (логическая 1 ) напряжения. Затем утверждение словарной шины WL включает оба транзистора доступа M 5 и M 6 , что вызывает небольшое падение напряжения одной разрядной шины BL. Тогда между линиями BL и BL будет небольшая разница в напряжении. Усилитель считывания определит, какая линия имеет более высокое напряжение, и, таким образом, определит, было ли сохранено 1 или 0 . Чем выше чувствительность усилителя считывания, тем быстрее выполняется считывание. Чем мощнее NMOS, тем легче выполнить раскрытие. Следовательно, разрядные шины традиционно предварительно заряжаются до высокого напряжения. Многие исследователи также пытаются выполнить предварительную зарядку при немного более низком напряжении, чтобы снизить энергопотребление.
Цикл записи начинается с применения записываемого значения к битовым строкам. Если мы хотим записать 0 , мы бы применили 0 к битовым строкам, то есть установили BL в 1 и BL в 0 . Это похоже на применение импульса сброса к SR-защелке , который заставляет триггер изменять состояние. 1 записывается путем инвертирования значений битовых строк. Затем утверждается WL, и значение, которое должно быть сохранено, фиксируется. Это работает, потому что драйверы ввода битовой линии спроектированы так, чтобы быть намного сильнее, чем относительно слабые транзисторы в самой ячейке, поэтому они могут легко переопределить предыдущее состояние кросс-связанные инверторы. На практике доступные NMOS-транзисторы M 5 и M 6 должны быть сильнее, чем нижние NMOS-транзисторы (M 1 , M 3 ) или верхние PMOS- транзисторы (M 2 , M 4 ). Это легко получить, поскольку транзисторы PMOS намного слабее, чем NMOS, при том же размере. Следовательно, когда одна пара транзисторов (например, M 3 и M 4 ) лишь немного отменяется процессом записи, напряжение затвора противоположной пары транзисторов (M 1 и M 2 ) также изменяется. Это означает, что транзисторы M 1 и M 2 легче переопределить и так далее. Таким образом, инверторы с перекрестной связью увеличивают процесс записи.
Поведение автобуса
Содержание
Двоичная SRAM
Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.
Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.
Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.
Восьмитранзисторная ячейка двоичной SRAM описана в [1] .
Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа в схеме записи-чтения с неявным приоритетом(по 2 транзистора на 1 ячейку), но появляется нужда в схемах записи-чтения с явным приоритетом.
В настоящее время появилась усовершенствованная схема [2] с обратной связью отключаемой сигналом записи, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.
Троичная SRAM
Добавьте ссылки на источники, в противном случае она может быть выставлена на удаление.Дополнительные сведения могут быть на странице обсуждения. (25 мая 2011) Необходимо проверить точность фактов и достоверность сведений, изложенных в этой статье.
На странице обсуждения должны быть пояснения.
Проект троичной SRAM на трёхразрядных однозначных троичных триггерах описан в [3] .
Преимущества
Недостатки
Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.
Применение
SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.
В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делают регистры и кеш-память.
Если не хватает места на бумаге, вы стираете то, что вам больше не нужно. Оперативная память работает аналогично, когда ей требуется больше места для работы с временной информацией (то есть с запущенным программным обеспечением или программами). Большие листы бумаги позволяют вам набрасывать больше и больше идей за раз, прежде чем стирать. Больше оперативной памяти внутри компьютеров разделяют информацию прежде чем стереть аналогичным сопособом.
Оперативная память имеет различные формы (то есть физическое соединение с вычислительными системами или взаимодействие с ними), емкости (измеряемые в МБ или ГБ), скорости (измеряемые в МГц или ГГц) и архитектуры. Эти и другие аспекты важно учитывать при обновлении систем с ОЗУ, поскольку компьютерные системы (например, аппаратные средства, материнские платы) должны придерживаться строгих критериев.
- Компьютеры старого поколения вряд ли приспособят более современные типы технологий оперативной памяти
- Память ноутбука не помещается на десктопах (и наоборот)
- RAM не всегда обратно совместима
- Система не может смешивать и сочетать разные типы/поколения ОЗУ вместе
Есть кэш-память SRAM?
Приложения
Как и все ОЗУ, DRAM и SRAM являются энергозависимыми и поэтому не могут использоваться для хранения «постоянных» данных, таких как операционные системы, или файлов данных, таких как изображения и электронные таблицы..
Наиболее распространенным применением SRAM является кэш-память процессора (CPU). В спецификациях процессора это указано как кэш-память второго уровня или кэш-память третьего уровня. Производительность SRAM действительно высокая, но SRAM дорогая, поэтому типичные значения кэш-памяти L2 и L3 составляют от 1 до 8 МБ.
Синхронное динамическое ОЗУ с двойной скоростью передачи данных (DDR SDRAM)
- Время на рынке: с 2000 года по настоящее время
- Популярные продукты с использованием DDR SDRAM: память компьютера
DDR SDRAM работает как SDR SDRAM, только в два раза быстрее. DDR SDRAM способна обрабатывать две инструкции чтения и две записи за такт (следовательно, «двойной»). Функция DDR SDRAM аналогична, и имеет физические различия (184 контакта и один паз на разъеме) по сравнению с SDR SDRAM (168 контактов и две выемки на разъеме). DDR SDRAM также работает при низком стандартном напряжении (2,5 В от 3,3 В), предотвращая обратную совместимость с SDR SDRAM.
Структура и функции
Структуры ОЗУ обоих типов отвечают за их основные характеристики, а также за их плюсы и минусы. Техническое подробное объяснение того, как работают DRAM и SRAM, см. В этой технической лекции из Университета Вирджинии..
Динамическая RAM (DRAM)
Каждая ячейка памяти в микросхеме DRAM содержит один бит данных и состоит из транзистора и конденсатора. Транзистор функционирует как переключатель, который позволяет схемам управления на микросхеме памяти считывать конденсатор или изменять его состояние, в то время как конденсатор отвечает за удержание бита данных в форме 1 или 0..
С точки зрения функции, конденсатор похож на контейнер, в котором хранятся электроны. Когда этот контейнер заполнен, он обозначает 1, в то время как контейнер, пустой электронов, обозначает 0. Однако конденсаторы имеют утечку, которая приводит к тому, что они теряют этот заряд, и в результате «контейнер» становится пустым через несколько секунд. миллисекунды.
Таким образом, чтобы чип DRAM работал, ЦПУ или контроллер памяти должны перезарядить конденсаторы, заполненные электронами (и, следовательно, указать 1), перед тем как они разрядятся, чтобы сохранить данные. Для этого контроллер памяти считывает данные и затем переписывает их. Это называется обновлением и происходит тысячи раз в секунду в микросхеме DRAM. Здесь также происходит «Динамическое» в динамическом ОЗУ, поскольку оно относится к обновлению, необходимому для сохранения данных..
Из-за необходимости постоянно обновлять данные, что занимает много времени, DRAM медленнее.
Статическая RAM (SRAM)
Статическая RAM, с другой стороны, использует триггеры, которые могут находиться в одном из двух стабильных состояний, которые схема поддержки может считывать как 1 или 0. Триггер, хотя требуется шесть транзисторов, имеет преимущество: не нуждается в обновлении. Отсутствие необходимости постоянно обновлять делает SRAM быстрее, чем DRAM; однако, поскольку для SRAM требуется больше деталей и проводки, ячейка SRAM занимает больше места в микросхеме, чем ячейка DRAM. Таким образом, SRAM дороже не только потому, что на чип приходится меньше памяти (менее плотно), но и потому, что их сложнее изготовить.
скорость
Поскольку SRAM не нужно обновлять, обычно это происходит быстрее. Среднее время доступа DRAM составляет около 60 наносекунд, тогда как SRAM может дать время доступа всего 10 наносекунд..
Где мы используем SRAM?
Также есть статическая RAM (SRAM), которую не нужно обновлять. Хотя SRAM работает быстрее, чем DRAM, в ней используется больше транзисторов, и поэтому она более дорогая; он используется в основном для внутренних регистров ЦП и кэш-памяти.
Читайте также: