Программа для прошивки плис altera
Компания Altera является одним из ведущих производителей микросхем программируемой логики. Для проектирования цифровых устройств на базе таких микросхем необходимы мощные программные средства поддержки и автоматизации проектирования. Фирма Altera уделяет большое внимание их разработке и сопровождению, поэтому программное обеспечение фирмы Altera по праву считается одним из самых совершенных в отрасли.
Полноценный маршрут проектирования на СБИС ПЛ содержит множество этапов, ниже приведены ключевые этапы:
- текстовый (языки VHDL, Verilog) или графический ввод проекта;
- синтез описания проекта на архитектурно-независимом уровне регистровых передач (RTL - Register Transfer Level);
- функциональное моделирование проекта – на уровне RTL;
- cинтез описания проекта в базисе выбранной СБИС ПЛ, разводка в кристалле с учетом ограничений (constraints) заданных пользователем и временного анализа;
- временное моделирование на уровне логических элементов СБИС ПЛ с учетом пользовательских ограничений;
- генерация конфигурационного файла СБИС ПЛ;
- программирование конфигурационного файла в СБИС ПЛ, внутрисхемная отладка проекта.
САПР Quartus поддерживает весь маршрут проектирования цифровых устройств на базе СБИС ПЛ Altera, начиная с ввода проекта пользователем и заканчивая прошивкой микросхемы программируемой логики и отладкой как самой микросхемы, так и системы, построенной на базе этой СБИС ПЛ, в целом.
Начиная с версии 10.0 в Quartus II прекращена поддержка встроенных средств моделирования Quartus II Simulator Tool, вместо них компания Altera поставляет ModelSim Altera Edition - OEM версию ModelSim компании Mentor Graphics - одной из самых мощных и популярных сред моделирования и отладки.
Выпустив микросхемы Cyclone V SoC и Arria V SoC - системы-на-кристалле с аппаратным процессором ARM Cortex-A9, компания Altera открыла новые возможности для разработчиков встраиваемых вычислительных систем. Задачу разработки системы-на-кристалле можно разбить на две задачи: разработка аппаратной части и разработка программной части. Разработка аппаратной части ведется в САПР Quartus II с использованием средств системной интеграции Qsys. Для разработки программной части используется программное средство Altera SoC EDS (Embedded Design Suite).
Подготовим и загрузим в ПЛИС фирмы Altera проект из среды разработки Quartus II.
Для работы нам понадобится:
- ПЛИС фирмы Altera; ;
- компьютер со средой разработки Quartus II.
1 Назначение выводов в проекте Quartus II
Первым делом необходимо назначить используемые выводы ПЛИС. В меню Assignements Device… выбираем ПЛИС, в которую вы собираетесь «залить» проект. В группе Device Family нужно выбрать семейство, к которому относится ваша ПЛИС. В поле Available devices выберите модель вашей ПЛИС. У меня, например, это Cyclone II, модель EP2C5T144C8.
Выбираем семейство и модель ПЛИС в окне Device
В группе Show in "Available devices" list можно отсортировать устройства по типу корпуса (Package) или по количеству выводов (Pin count), чтобы быстрее найти вашу модель ПЛИС.
Определение состояния незадействованных выводов
После того как указали модель ПЛИС, закрываем окно Device, нажав кнопку OK.
Если вы хотите, чтобы синтезатор сам назначил функции выводам, то можно ничего больше не делать. А для того, чтобы вручную назначить выводы ПЛИС, идём в меню Assignements Pin Planner или нажимаем сочетание клавиш Ctrl+Shift+N .
Запуск инструмента назначения выводов Pin Planner
Запустится инструмент назначения выводов Pin Planner. Внизу отображается список используемых в вашем проекте пинов ввода-вывода с соответствующими именами Node Name.
Инструмент Pin Planner и список вводов-выводов проекта ПЛИС
Теперь в столбце Location нужно задать номера выводов. Дважды кликаем на соответствующей ячейке и выбираем номер вывода, или же вводим с клавиатуры номер. Номера выводов будут зависеть от вашей макетной платы. Например, в моей плате тактовый импульс CLK, согласно мануалу, на 17 выводе, а выходам OUT1…OUT5 я назначу свободные выводы 94, 97, 100, 103 и 93.
Назначаем соответствие выводов ПЛИС сигналам проекта
После того, как все выводы были определены, окно планировщика пинов Pin Planner можно закрыть. Теперь скомпилируйте проект: Processing Start Compilation или Ctrl+L .
Запускаем полную перекомпиляцию проекта в Quartus II
2 Установка драйвера для программатора USB Blaster
Подключим программатор USB Blaster к компьютеру (если у вас его нет, то можно приобрести на Али-Экспресс). При первом подключении необходимо установить драйвер. Он устанавливается стандартным образом, и находится в директории Квартуса, в папке drivers: C:\altera\13.0sp1\quartus\drivers
Установка драйвера для программатора USB Blaster
После установки драйвера, программатор будет отображаться в диспетчере устройств как Altera USB-Blaster.
3 Загрузка прошивки через интерфейс JTAG
ПЛИС фирмы Altera поддерживают несколько режимов программирования. Сначала рассмотрим загрузку прошивки в ПЛИС через интерфейс JTAG. Подключите программатор к разъёму JTAG на плате с ПЛИС.
Запустим инструмент для программирования: Tools Programmer.
Добавим программатор. Для этого нажмём кнопку Hardware Setup… и в выпадающем списке выберем подключённый USB Blaster. Закроем окно Hardware Setup.
Настройка программатора
В окне программатора Programmer нажмите кнопку Auto Detect, чтобы Quartus попытался автоматически определить подключённую ПЛИС и файл прошивки *.sof.
Файл прошивки создаётся Квартусом по умолчанию при компиляции и сохраняется в директории output_files, если не задано иное.
В окне Programmer выберите режим JTAG, установите галочку Program/Configure и нажмите кнопку Start. Прошивка будет записана в память ПЛИС.
Загрузка прошивки в ПЛИС через JTAG
4 Загрузка прошивки в режиме Active Serial
Чтобы прошивка сохранилась в ПЗУ, запишем прошивку в режиме Active Serial.
Подключите кабель программатора к разъёму AS или Active Serial. Запустите программу прошивки: Tools Programmer.
Выберите режим Mode Active Serial. Соглашайтесь при ответе на уточняющий вопрос.
Добавим файл прошивки, нажав кнопку Add File… В поддиректории проекта output_files найдите файл с расширением .pof.
Добавляем файл прошивки в режиме Active Serial
После открытия файла прошивки, установите галочки Program/Configure и, по желанию,остальные.
Загрузка прошивки в ПЛИС в режиме Active Serial
Обратите внимание на тип конфигурационной памяти в столбце Device: он должен соответствовать типу памяти, которая установлена у вас на плате.
Проверка с помощью осциллографа результата прошивки ПЛИС
Для преобразования и настройки файлов прошивок существует инструмент, который доступен из меню File Convert Programming Files….
Последний раз редактировалось Masterix Пт авг 24, 2012 10:56:10, всего редактировалось 1 раз.
_________________
Не учите меня жить, лучше помогите материально.
JLCPCB, всего $2 за прототип печатной платы! Цвет - любой!
Спасибо, попробую скачать, но всетаки хотелось узнать есть ли для этих целей софт не от AlteraСборка печатных плат от $30 + БЕСПЛАТНАЯ доставка по всему миру + трафарет
. но всетаки хотелось узнать есть ли для этих целей софт не от Altera . не знаю на счет обратной совместимости, но у Atmel есть серия atf15xx - аналог epm7xxx, epm3xxx. Софт для прошивки Atmel CPLD называется ATMELISP.Приглашаем всех желающих 25/11/2021 г. принять участие в вебинаре, посвященном антеннам Molex. Готовые к использованию антенны Molex являются компактными, высокопроизводительными и доступны в различных форм-факторах для всех стандартных антенных протоколов и частот. На вебинаре будет проведен обзор готовых решений и перспектив развития продуктовой линейки. Разработчики смогут получить рекомендации по выбору антенны, работе с документацией и поддержкой, заказу образцов.
Приглашаем 30 ноября всех желающих посетить вебинар о литиевых источниках тока Fanso (EVE). Вы узнаете об особенностях использования литиевых источников питания и о том, как на них влияют режим работы и условия эксплуатации. Мы расскажем, какие параметры важно учитывать при выборе литиевого ХИТ, рассмотрим «подводные камни», с которыми можно столкнуться при неправильном выборе, разберем, как правильно проводить тесты, чтобы убедиться в надежности конечного решения. Вы сможете задать вопросы представителям производителя, которые будут участвовать в вебинаре
Спасибо, попробую скачать, но всетаки хотелось узнать есть ли для этих целей софт не от Altera_________________
Лень в виде мании величия: «ты гений, зачем стараться?». В виде комплекса: «всё равно не выйдет, зачем упираться?». Как логика: «если достаточно, зачем знать и уметь больше?». Цель одна: остановить. Не любит тепло работающих мышц и шум работающего мозга.
Последний раз редактировалось avreal Чт авг 23, 2012 13:36:37, всего редактировалось 1 раз.
_________________
Лень в виде мании величия: «ты гений, зачем стараться?». В виде комплекса: «всё равно не выйдет, зачем упираться?». Как логика: «если достаточно, зачем знать и уметь больше?». Цель одна: остановить. Не любит тепло работающих мышц и шум работающего мозга.
Вариантов прошивок несколько, я использую 2:
-Временная прошивка через SOF файл. Прошивает текущую конфигурацию FPGA, но не сохраняет её в flash-память. Позволяет быстро и оперативно протестировать изменения, а в случае ошибки, FGPA возвращается в исходное состояние простой перезагрузкой устройства.
-Постоянная прошивка через JIC-файл, она прошивает flash-память, подключенную по SPI к FPGA в режиме Active Serial. Такой вид прошивки медленный, требует перезагрузки FPGA, и используется только для заливки итоговых прошивок. Сам JIC файл формируется из SOF файла.
Итак, первым делом компилируем наш проект после необходимых изменений.
Далее проверяем полученный SOF файл временной прошивки, открываем программатор и проверяем что кабель USB-Blaster найден.
Запускаем процесс прошивки, и по его окончанию новая прошивка сразу должна заработать на устройстве.
После отладки временной прошивки необходимо сформировать постоянную, на JIC файле, для этого открываем меню конвертации.
Выбираем формат файла, тип используемой flash-памяти и файл для вывода результата.
Отключаем проверку ID (не обязательно, но без этого, порой, прошивка не работает).
Выбираем используемую модель FPGA.
И добавляем используемый ранее SOF файл.
Запускаем генерацию JIC файла.
Чтобы каждый раз не делать эти настройки, можно сохранить профиль и потом загружать готовый.
Теперь приступаем к прошивке, но выбрав уже JIC файл и проставив все чек-боксы.
Читайте также: