На входе логической схемы при f 1 возможна следующая комбинация сигналов а в с d